Он-лайн соревнование для разработчиков аппаратуры на Verilog
Пришла в голову следующая идея: сделать он-лайн соревнование лучших модулей заданных устройств на языке Verilog (можно добавить и другие языки разработки аппаратуры VHDL, например).
Веб-интерфейс
На специальном сайте действует система регистрации пользователей. Зарегистрироваться может любой желающий. На сайте функционирует постепенно пополняющаяся база задач. Каждый пользователь может решать любую из предложенных задач. Ведется рейтинг пользователей (принцип оценивания для начала можно по количеству корректно решенных задач).
Каждая задача фактически сводится к разработке заданного модуля. Перечисляются все технические требования к модулю. Список входов, выходов и их разрядность, функциональность каждого входа, требуемые данные на выходе, именование модуля, а также примеры тестовых данных, т.е. возможные значения на входах. Задача пользователя разработать текстовое представление модуля соответствующее стандартам Verilog и отправить на сервер через форму (либо через текстовое поле, либо загрузив текстовый файл).
После добавления задачи на сервер она становится в общую очередь, которая обрабатывается сервером последовательно. Список заданий в очереди (в том числе обработанные задания) виден всем пользователям, а именно: ник отправившего пользователя, название задачи, результат симуляции, количество полученных очков. Очередь заданий можно посмотреть как для заданной задачи, так и для заданного пользователя.
У каждой задачи есть рейтинг решений с перечислением пользователей и количеством баллов. Постольку поскольку в микроэлектронике могут быть важны разные параметры работы (обычно это тактовая частота или задержка критического пути, площадь устройства и рассеиваемая мощность), то рейтингов для одной задачи может быть несколько.
Читать далее…